2.1FPGA教学实验系统系统资源
FPGA教学实验系统是基于Altera CycloneIV器件而研发的一款数字逻辑（FPGA）创新研发平台，它可以为研发人员提供以下资源：
基于Altera CycloneIVEP4CE6E22C8N FPGA的核心板
8位用户自定义按键开关
8位用户自定义拨动开关
8位用户自定义LED灯显露
4X4矩阵键盘写入
8位七段数码管显露
16X16矩阵点阵显露
1602LCD字符液晶显露
12864LCD点阵图形显露液晶屏
四向交通灯控制
模型块
三层
电梯模仿模型块
直线DC
电机及转动速度测速控制模型块
步进电机控制模型块
8位并行高速ADC变换模型块
2路8位高速并行DAC变换模型块
喇叭/蜂鸣器连接口模型块
VGA控制连接口模型块
2路串行连接口模型块
PS2鼠标/键盘控制模型块
电源管理模型块
2.2FPGA教学实验系统系统功能
FPGA教学实验系统是在经过长期用户需求考察后，集合目前市面上以及实际应用需要，同时兼顾入门学生以及资深研发工程师的应用需求而研发的。就资源而言，它已经涵盖了基础模型块、控制类模型块、通信类、
单片机控制等方面的内容。
图2-1FPGA教学实验系统功能框图
本节将重点简介研发系统全部的构成模型块和各模型块所在
电子回路板的位置以及各模型块在系统中所起的作用。
图2-2FPGA教学实验系统模型块构成框图
|
模型块位置 |
名称 |
功能描述 |
|
2 |
Cyclone IVFPGA |
主芯片EP4CE6E22C8N核心板 |
|
输出显露模型块 |
|
15 |
八位七段数码管 |
应用四位一体的共阴高红七段数码管两个构成八位七段数码管显露模型块，用来实验中数了的显露。 |
|
7 |
八位LED灯 |
红色LED灯，用来二进制数值的显露 |
|
17 |
16X16矩形点阵 |
16X16点阵。输出简便的图形，经过连续控制可显露直观的动态效果。 |
|
1 |
12864图形点阵LCD |
提供128*64图形化点阵式液晶显露 |
|
16 |
1602字符型LCD |
用来字符显露使用 |
|
用户写入模型块 |
|
8 |
拨动开关 |
能保持高低电平，经过手动控制为系统提供平稳的逻辑信号。 |
|
9 |
按键开关 |
不带自锁功能的按键，经过手动控制为系统提供脉冲信号。 |
|
13 |
4X4矩阵键盘 |
4×4键盘主要是经过编程完成0～F的写入，也可以作为一个控制键。 |
|
连接口资源 |
|
16 |
VGA连接口 |
经过编程完成VGA显露输出 |
|
18 |
PS/2连接口 |
接鼠标、键盘，用来二者的控制 |
|
串行连接口 |
提供2路连接PC机的串行口，用来PC机与实验系统的数值传输 |
|
3 |
信号源连接口 |
对晶振实行多级分频，能同时提供四组不一样频率的方波信号供使用者选用。同时提供幅度、频度可调的模仿信号源供其它模型块使用。 |
|
功能模型块单元 |
|
5 |
直线DC电机 |
提供一路速度可控、可测的直线DC电机模型块 |
|
步进电机 |
提供一路四相位步进最小7.5度步进电机 |
|
喇叭/蜂鸣器 |
经过对其写入不一样频率的信号发声 |
|
4 |
ADC变换 |
提供一个8通道8位并行ADC变换模型块 |
|
10 |
DAC变换 |
8位D/A变换芯片，完成D/A功能，经过程序高速连续控制可完成不一样波动线输出 |
|
11 |
DAC变换 |
8位D/A变换芯片，完成D/A功能，经过程序高速连续控制可完成不一样波动线输出 |
|
6 |
交通灯 |
12个红黄绿灯交通灯方法排列，可做交通灯或舞台灯光实验 |
|
12 |
三层电梯模仿 |
模仿三层电梯的开关门、请求信号等 |
表2-1系统构成部分及其功能描述
2.3 FPGA核心板模型块说明
本节将重点简介核心板全部的构成模型块和各模型块所在电子回路板的位置以及各模型块在系统中所起的作用。
HH-FPGA-EP4CE6核心板（正面图）
图2-3核心板模型块位置图
|
核心板位号 |
名称 |
功能描述 |
|
U2 |
CycloneIV |
主芯片EP4CE6E22C8N |
|
调节测试连接口 |
|
JP8 |
JTAG调节测试连接口 |
JTAG供用户下载FPGA代码，下载配备芯片代码，就地实时调节测试Nios II CPU，以及运行Quartus II提供的嵌入式逻辑解析仪SignalTap II等； |
|
J2 |
USB调节测试连接口 |
板载USB-BLASTER调节测试器功能； |
|
存储单元 |
|
U8 |
SDRAM |
8Mbytes SDRAM |
|
U1 |
EPCS4 |
4 Mbits主动串行配备器件 |
|
写入/输出设备 |
|
U4 |
晶振 |
高精确度50MHz时钟源，用户可以用FPGA内部PLL或分频器来得到其它频率的时钟 |
|
S1 |
复位按键 |
该按键在调节测试Nios II CPU时，可以作为复位信号，当然也可以由用户自定义为其它功能写入 |
|
拓展连接口 |
|
JP1-JP7 |
10芯FPGA I/O写入输出插头座 |
提供七个2.54mm标准间距的十芯连接口供用户单单独使用 |
|
电源 |
|
J1 |
直线DC电源写入 |
直线DC电源适配器插头座，适配器要求为+5V/1A |
|
U3-U7 |
电源管理 |
负责提供板上所需的5V、3.3V、2.5V、1.2V电压（V） |
表2-2系统构成部分及其功能描述
下面对板上的各个模型块及其硬件连接作详细说明。
2.3.1Cyclone IV EP4CE6E22C8N
HH-FPGA-EP4CE6核心板上应用的FPGA是Altera Cyclone IV EP4CE6E22C8N，这款FPGA的资源特性如下。
6，272 LEs（逻辑单元）
270K total RAM bits
15 Embedded multipliers（18×18硬件乘法器）
2PLLs（锁相环）
91User I/O pins（用户可用I/O）
Fineline PGFP144-pin package（封装）
2.3.2JTAG调节测试连接口
HH-FPGA-EP4CE6核心板上预留有JTAG连接口供用户下载代码。JTAG连接口既可以当做核心板FPGA的调节测试/编程连接口，也可以用来对其配备器件实行编程。
核心板上提供JTAG调节测试连接口为如下图2-4所示的10针插头座，其每个插针的信号定义见表2-3。
表2-3JTAG插头座信号定义
注： ‘/’表示该插针没有任何信号。
2.3.3USB调节测试下载连接口
HH-FPGA-EP4CE6核心板板载USB下载调节测试器，用户只需要一根USB-B连接线即可完成程序的调节测试和载入。
2.3.4存储单元模型块
FPGA配备芯片EPCS4
板上使用的配备芯片为Altera公司生产的串行主动配备芯片EPCS4S08。Altera公司的串行配备器件是业界最低价格的配备器件。功能含有概括在系统编程（ISP）能力和多次编程能力，这种新型串行配备器件作为Cyclone™FPGA器件在大容量（KV）低价格应用领域的完美补充，使得FPGA和配备器件相集合，提供一种尽可能最低价格的完整的可编程片上系统（SOPC）解决方案。EPCS4SI8N器件的型号标识与功能数值如表2-4所示：
表3-3EPCS4器件功能数值
本核心板对其配备芯片EPCS4实行编程可以经过以下方法：
用编程电缆经过核心板上的JTAG调节测试连接口，将QuartusII编译生成的对应配备器件的.Jic文件实行配备编程。
SDRAM存储模型块
核心板的SDRAM为一片3.3V同步动态RAM容量（KV）为4M×16bits的存储空间。高速度SDRAM和高带宽数值总线，保证了Nios II CPU可以作业在非常高效的状态。
2.3.5写入/输出设备
晶振
核心板上提供了高精确度、高平稳性50MHz时钟，该时钟直接与FPGA的PIN-23（GCLK0）引脚相连。
如果设计人员需要其它频率时钟源，可以在FPGA内部实行分频或运用FPGA内部PLL倍频等途径来得到。
复位按键
研发板上有一个复位按键，位于核心板的左下角。复位按键上面的LED为复位指示，当复位按键按下时（低电平），LED亮。
复位按键连接到FPGA的PIN_24引脚上，可以供研发人员作为Nios II CPU的复位信号。当然也可以作为普通的按键来使用。
2.3.6电源管理连接口
核心板单单独使用时，仅需从Power电源适配器连接口写入＋5V直线DC电压（V）即可（核心板的左上角处）。用户需要特别注意的是，插入电源适配器连接口的插头必须为内正外负供电极性，如图2-3示。为了保证系统能够平稳作业，电源适配器功率（W）最好在5V/1A以上。
